6.1 时序逻辑电路的基本概念
6.1.1 时序逻辑电路的基本结构与分类
6.1.2 时序逻辑电路功能的表达
6.2 同步时序逻辑电路的分析
6.2.1 分析同步时序逻辑电路的一般步骤
6.2.2 同步时序逻辑电路分析举例## 6.3 同步时序逻辑电路的设计
6.3.1 设计同步时序逻辑电路的一般步骤
6.3.2 同步时序逻辑电路设计举例
6.3.3 同步时序逻辑电路中的时钟偏移
6.4 异步时序逻辑电路的分析
6.5 若干典型的时序逻辑电路
6.5.1 寄存器和移位寄存器
6.5.2 计数器
6.6 简单的时序可编程逻辑器件GAL
6.6.1 GAL的结构
6.6.2 GAL中的输出逻辑单元
6.6.3 GAL的结构控制字
6.7 Verilog HDL描述时序逻辑电路
6.7.1 移位寄存器的Verilog建模
6.7.2 计数器的Verilog建模
6.7.3 状态图的Verilog建模
6.7.4 数字钟的Verilog建模
6.7.5 小结
6.7.6 习题