4.1 组合逻辑电路的分析
4.1.1 组合逻辑电路的定义
4.1.2 组合逻辑电路的分析方法
4.2 组合逻辑电路的设计
4.2.1 组合逻辑电路的设计过程
4.2.2 组合逻辑电路的优化实现
4.3 组合逻辑电路中的竞争冒险
4.3.1 产生竞争-冒险的原因
4.3.2 消去竞争-冒险的方法
4.4 若干典型的组合逻辑电路
4.4.1 编码器
4.4.2 译码器/数据分配器
4.4.3 数据选择器
4.4.4 数值比较器
4.4.5 算术运算电路
4.5 组合可编程逻辑器件
4.5.1 PLD 的结构、表示方法及分类
4.5.2 组合逻辑电路的 PLD 实现
4.6 用 Verilog HDL 描述组合逻辑电路
4.6.1 组合逻辑电路的行为级建模
4.6.2 分模块、分层次的电路设计