5.1 基本双稳态电路
5.2 SR 锁存器
5.2.1 基本 SR 锁存器
5.2.2 门控 SR 锁存器
5.3 D 锁存器
5.3.1 D 锁存器的电路结构
5.3.2 典型的 D 锁存器集成电路
5.3.3 D 锁存器的动态特性
5.4 触发器的电路结构和工作原理
5.4.1 主从 D 触发器的电路结构和工作原理
5.4.2 典型的主从 D 触发器集成电路
5.4.3 主从 D 触发器的动态特性
5.4.4 其他电路结构的触发器
5.5 触发器的逻辑功能
5.5.1 D 触发器
5.5.2 JK 触发器
5.5.3 T 触发器
5.5.4 SR 触发器
5.5.5 D 触发器逻辑功能的转换
5.6 用 Verilog HDL 描述锁存器和触发器
5.6.1 时序逻辑电路建模基础
5.6.2 锁存器和触发器的 Verilog 建模实例